Ip core xilinx что такое

Генератор системных IP-ядер (CORE Generator & Architecture Wizard)

Теперь рассмотрим более мощные средства для создания сложных элементов принципиальной схемы ПЛИС с помощью встроенного в САПР Xilinx ISE 10.1.i – Генератор системных IP-ядер (CORE Generator & Architecture Wizard). Это очень необходимый и удобный инструмент для разработчика. Он содержит в себе специальные генерируемые библиотеки символов, оптимизированные под конкретное семейство ПЛИС. Можно пользоваться и стандартной библиотекой элементов и на их основе строить более сложные узлы разрабатываемой схемы, но бывают моменты, что разрабатываемая схема должна работать, а она не работает. Это происходит из-за того, что разработчик не учитывает реальные задержки распространения сигнала внутри ПЛИС при работе на высоких скоростях, что на практике бывает очень часто. Поэтому рано или поздно придется воспользоваться данным средством — IP (CORE Generator & Architecture Wizard) и надо набраться терпения, чтобы понять как правильно использовать данное решение в своих разработках.

Вызываем Помощник создания нового источника (New Source Wizard) -> IP (CORE Generator & Architecture Wizard) и задаем имя файла – IP_CORE:

Выбираем необходимое для проекта IP-ядро из целого перечня готовых IP-ядер и следуем инструкциям Помощника создания нового источника:

Соглашаемся с выведенным в диалоговом окне отчетом о проделанной работе и нажимаем кнопку Finish:

Запускается диалоговое окно Генератора системных IP-ядер для выбранного IP-ядра – Distributed Memory Generator:

Далее разработчику предоставляется выбрать все необходимые параметры, которые должен сгенерировать Генератор системных IP-ядер, в частности ширину данных (Data Width), количество данных (Depth – глубина), тип создаваемой памяти (Memory Type):

В следующем окне предлагается выбрать входные и выходные параметры и опции, назначение которых более подробно можно посмотреть в описании на данное IP-ядро, которое вызывается при нажатии на кнопку View Data Sheet. Для простоты пока не будем ничего менять и продолжим работу дальше, нажав на кнопку Next:

А вот следующее диалоговое окно рассмотрим обязательно:

Данное окно предназначено для задания специального файла коэффициентов с расширением *.coe, в котором задаются постоянные или временные начальные данные. Прежде чем начать заполнение данного окна надо с начала создать в любом простом редакторе (Блокнот) сам файл с расширением *.coe по определенному правилу, который определяет правильный формат написания подобного файла:

После того, как файл rom_ip_core.coe будет сформирован и сохранен в рабочем каталоге разрабатываемого проекта, его можно добавлять с помощью кнопки Browse…, которая вызывает диалоговое окно Open:

Таким образом, добавляется Файл коэффициентов (Coefficients File):

Для проверки или просмотра заданных коэффициентов служит кнопка Show…, которая вызывает диалоговое окно для просмотра данных коэффициентов:

Для завершения работы Генератора системных IP-ядер для генерирования нашего IP-ядра нажимаем на кнопку Finish. Обращаю внимание на то, что процесс генерации IP-ядра требует некоторого времени, и в окне Сообщений нужно дождаться надписи – Successfully generated IP_CORE:

В САПР Xilinx ISE 10.1i осталась не большая недоработка, которая приводит к тому, что не всегда можно сразу добавить созданное IP-ядро в схемотехническом редакторе, даже если попытаться обновить изображение схемы нажатием по рабочему полю схемы ПЛИС. Поэтому рекомендую закрывать схемотехнический редактор. Проверить наличие создания IP-ядра в окне Источников (Sources for: ….):

Снова войти в схемотехнический редактор, и добавить IP-ядро в разрабатываемую схему ПЛИС точно так же, как добавляли новый символ — SYNC:

При этом, в редакторе символа можно уменьшить размер и переместить название символа как показано ниже:

При правильной работе САПР Xilinx ISE10.1i при создании IP-ядра выводит диалоговое окно, в котором нужно нажать кнопку Update, далее кнопку OK:

Источник

Русские Блоги

Подробное введение в Xilinx Vivado (3): Использование IP-сердечников

IP-ядро (IP-ядро)

Есть много IP-сердечников в Vivado использовать напрямую, например, математические операции (умножители, дивизии, операторы с плавающей точкой и т. Д.), Обработка сигналов (FFT, DFT, DDS и т. Д.). IP-ядро, похожее на библиотеку программирования (например, язык C printf() Функция), можно назвать напрямую, очень удобно ускорить скорость разработки.

Используйте Verilog, чтобы вызвать IP-ядро

Вот пример использования IP-ядра мультипликатора, используйте вызовы Verilog. Первый новый проект, новое строительство demo.v Верхний модуль.

Добавить IP-ядро

Щелчок Flow Navigator середина IP Catalog 。

Выбрать Math Functions Ниже Multiplier Множитель и двойной щелчок.

Диалоговое окно настройки параметров появится диалоговое окно IP-ядро. Нажмите на левый верхний угол Documentation Вы можете открыть это ядро ​​IP, используя это ядро ​​IP. Здесь входные сигналы A и B устанавливаются непосредственно на 4-битные не символические данные, а другие по умолчанию нажмите ОК.

Нажмите на окно, которое всплывает позже Generate 。

Вызов IP Core

Выбрать IP Sources Развернуть и выберите mult_gen_0 — Instantiation Template — mult_gen_0.veo Вы можете открыть файл шаблона инсалиции. Как показано на рисунке, этот код является примером кода для вызова этого IP-ядра с помощью Verilog.

Скопируйте образец код на demo.v В файл и изменено, в конечном итоге следующее. Код объявлен в 4-битных переменных A и B, соответственно назначающим начальные значения 7, 8, как использование умножителя; нет символической 8-битной переменной P, для сохранения результата расчета. CLK — цикл 20ns тактовой сигнал, написанный в Testbench; mult_gen_0 mul(. ) Заявление создается. mult_gen_0 Тип объекта модуля mul И включить CLK, A, B и P в качестве параметров.

clk;

wire [3:0] a = 7;

wire [3:0] b = 8;

wire [7:0] p;

mult_gen_0 mul (

.CLK(clk), // input wire CLK

.A(a), // input wire [3 : 0] A

.B(b), // input wire [3 : 0] B

.P(p) // output wire [7 : 0] P

);

endmodule

Проверка поведенческого моделирования

Принимая демо в качестве верхнего модуля, начните симуляцию поведения, вы можете вывести форму волны. Установите, B, P Дисплей в виде беззнаковных десятичных (щелкните правой кнопкой мыши) Radix — Unsigned Decimal ). Как показано на рисунке, вы можете увидеть a=7, b=8 После того, как первые часы поднимаются p = a * b = 56 。

Коробка (блок-дизайн) называется IP-ядро

Здесь простой пример вызывается путем вызова MultiLier IP-сердечника, создавая новый модуль, который может рассчитать квадрат.

Создайте файл дизайна блок-диаграммы

Выбрать Flow Navigator середина Create Block Design Создайте файл дизайна блок-диаграммы.

Введите имя файла и нажмите OK 。

Добавить IP-ядро

Щелкните правой кнопкой мыши на поле, выберите Add IP 。

Вы можете найти напрямую, вы можете найти IP-ядро, дважды щелкните подтверждение.

IP-ядро может быть добавлено для подключения к другим устройствам с проводом.

Дважды щелкните этот символ ядра IP, вы можете открыть диалоговое окно «Настройки параметров». Нажмите на левый верх Documentation Вы можете просмотреть основное руководство IP. Здесь все из которых введены здесь до 4 — без знака, и другие значения по умолчанию щелкните OK подтверждать.

Схема рисования

Щелкните правой кнопкой мыши Diagram Окно пробел, выберите Create Port 。

Всплывающее окно, установите порт a Для 4-значного входного сигнала нажмите OK 。

будут a против A 、 B Они связаны.

Тот же метод, добавить 8-битный выходной порт p ,против P связь.

Добавьте еще один clk Порт ввода часов, с CLK связь.

Конечный результат как показано.

Тест моделирования

Щелкните правой кнопкой мыши на файле дизайна диаграммы коробки design_1 ,Выбрать Create HDL Wrapper 。

Выберите второй элемент и нажмите OK 。

Открытый design_1_wrapper.v Файл, как показано на рисунке, код в красном поле используется для вызова предыдущих окрашенных Block Design Модуль.

в design_1_wrapper.v В файле вы можете добавить код TestBench, чтобы сделать поведенческое моделирование. Код модификации выглядит следующим образом, дайте входной сигнал a Начальное значение 8 ， clk Подключиться к тактовой сигналу TestBench c на.

1. wire [3:0]a = 8;
2. wire clk;
3. wire [7:0]p;
4. reg c = 0;
5. always #10 c
6. assign clk = c;

в Simulation Sources Под папкой, установить design_1_wrapper.v Верхний файл (щелкните правой кнопкой мыши, выберите) для поведенческого моделирования Set as Top ）。

Начните симуляцию поведения, форма волны окончательного выхода заключается в следующем. Это можно увидеть, clk После первого роста края есть p = a*a = 64 То есть реализовать квадратную операцию.

Источник

Проектирование цифровых устройств, реализуемых на базе ПЛИС FPGA фирмы Xilinx, с использованием средств CORE Generator

Формирование ядер в составе проекта, созданного генератором параметризированных модулей CORE Generator в автономном режиме

Для создания требуемого ядра следует в первой колонке таблицы Function, расположенной на странице View by Function во встроенном окне выбора IP-ядер, открыть соответствующую функциональную группу параметризированных модулей. Затем в ней нужно выбрать подгруппу, к которой относится требуемый модуль. В открывшемся списке IP-ядер следует поместить курсор на строку, которая содержит идентификатор необходимой версии параметризированного модуля, и щелкнуть левой кнопкой мыши. Для того чтобы во встроенном окне выбора IP-ядер отображался полный список всех версий параметризированных модулей, включая устаревшие, нужно установить соответствующий режим, зафиксировав в поле выбора Show Versions, расположенном на оперативной панели управления, вариант All Versions including Obsolete. Требуемый номер версии параметризированного модуля нужно выбрать во второй колонке таблицы с заголовком Version.

Краткое описание назначения и возможностей указанного IP-ядра приводится в верхней части встроенного окна информации о выбранном параметризированном модуле. Для того чтобы получить более подробные сведения, нужно открыть файл документации в формате PDF, воспользовавшись ссылкой View Data Sheet или аналогичной командой из всплывающего меню IP или контекстно-зависимого меню, вызываемого щелчком правой кнопки мыши. Целесообразно также обратить внимание на особенности и возможные ограничения выбранной версии IP-ядра. Для этого нужно использовать ссылку View Version Information или активизировать одноименную команду, которая представлена во всплывающем меню IP и контекстно-зависимом меню. В открывшемся окне обозревателя отображается список новых возможностей выбранной версии используемого параметризированного модуля, а также краткие сведения об ограничениях или погрешностях, которые были обнаружены в процессе практического применения данного IP-ядра.

Если выбранный параметризированный модуль распространяется на лицензионной основе, рекомендуется ознакомиться с наличием соответствующей лицензии и теми правами и возможностями, которые она предоставляет. Это можно сделать с помощью ссылки View License Status, представленной во встроенном окне информации о выбранном параметризированном модуле, а также выбрав аналогичную команду из всплывающего меню IP или контекстно-зависимого меню. Получить сведения о возможных видах лицензии на применение выбранного IP-ядра и условиях их предоставления позволяет ссылка View Product Webpage, а также одноименная команда, которая расположена во всплывающем меню IP и контекстно-зависимом меню. Для некоторых лицензионных параметризированных модулей на соответствующей Web-странице приводится дополнительная информация о решениях проблем, возникающих в процессе их практического использования. Доступ к этой странице открывает ссылка View Solution Records и аналогичная команда, представленная в указанных ранее меню.

Запуск процессов определения параметров формируемого ядра и последующей его генерации может осуществляться различными способами: с помощью ссылки Customize, расположенной во встроенном окне информации о выбранном параметризированном модуле, или одноименной команды всплывающего меню IP и контекстно-зависимого меню. Кроме того, достаточно расположить курсор мыши на строке, содержащей название требуемого параметризированного модуля, во встроенном окне выбора IP-ядер и дважды щелкнуть левой кнопкой. В результате выполнения этих операций активизируется «мастер» настройки параметров генерируемого ядра, который позволяет в наглядной форме установить требуемые значения опций используемого параметризированного модуля. При выборе параметризированного модуля, распространяемого на лицензионной основе, перед началом работы «мастера» на экран выводится информационная панель, сообщающая о наличии прав на использование этого ядра и возможностях, которые предоставляет обнаруженная лицензия. В качестве примера на рис. 12 представлен вид информационной панели, извещающей об отсутствии лицензии на применение выбранного параметризированного модуля.

В случае обнаружения лицензионного кода для выбранного ядра информационная панель приобретает вид, показанный на рис. 13.

«Мастер» настройки параметров генерируемого ядра включает в себя одну или несколько диалоговых панелей, последовательно выводимых на экран монитора. На этих диалоговых панелях отображается условный графический образ выбранного параметризированного модуля, а также элементы управления (индикаторы состояния и кнопки с зависимой фиксацией), с помощью которых определяются значения параметров этого модуля. Диалоговые панели «мастера» могут содержать от одной до четырех страниц, снабженных закладками с их названиями: Parameters, Core Overview, Contact, Web Links. На рис. 14, в качестве примера, приведен вид диалоговой панели «мастера» настройки параметров ядра цифрового синтезатора, использующего метод прямого цифрового синтеза Direct Digital Synthesis (DDS) [8]. Страница Parameters предназначена для определения параметров формируемого ядра.

На странице Core Overview приводятся краткие сведения о функциональном назначении выбранного IP-ядра, его версии, производителе и дате создания. Рис. 15 демонстрирует вид данной страницы при определении параметров ядра цифрового синтезатора, использующего метод прямого цифрового синтеза DDS.

Страница Contact предоставляет контактную информацию (в том числе почтовый адрес, номера телефонов) о фирме-производителе используемого параметризированного модуля. Примерный вид этой страницы показан на рис. 16.

На странице Web Links отображается список адресных ссылок на разделы Web-страницы фирмы Xilinx, которые содержат сведения о выбранном IP-ядре, включая записи о решении возможных проблем его использования, а также дополнительную информацию о других ядрах и генераторе параметризированных модулей. Вид данной страницы для параметризированных модулей фирмы Xilinx представлен на рис. 17.

Основным инструментом определения значений параметров генерируемого ядра является страница Parameters, поэтому далее подробно рассматриваются ее элементы управления. В верхней части первой (или единственной) диалоговой панели «мастера» настройки находится поле редактирования Component Name, в котором нужно указать название формируемого ядра. Первоначально при выводе этой диалоговой панели в поле Component Name может отображаться идентификатор, предлагаемый по умолчанию. Для редактирования данного названия или ввода нового идентификатора следует использовать клавиатуру. При этом нужно учитывать, что в составе имени ядра могут использоваться только строчные буквы латинского алфавита (a–z), цифры (0–9) и символ подчеркивания (_). Название ядра должно начинаться со строчной буквы или символа подчеркивания. В качестве названий нельзя использовать ключевые слова, зарезервированные в языках описания аппаратуры VHDL и Verilog, как, например, input, output, component, port.

Ниже поля редактирования Component Name следуют элементы управления, предназначенные для определения значений параметров выбранного модуля. Эти элементы управления сгруппированы по функциональному назначению и отображаются в соответствующих встроенных панелях. Состав и назначение всех параметров, представленных в диалоговой панели «мастера» настройки, зависят от конкретного типа выбранного параметризированного модуля. Их детальное описание приведено в файле документации, который можно открыть с помощью кнопки View Data Sheet, расположенной в нижней части диалоговой панели «мастера» настройки (рис. 14–17).

Если «мастер» настройки параметров формируемого ядра включает в себя несколько диалоговых панелей, необходимо последовательно их открыть, используя кнопку Далее (Next), которая находится в нижней части каждой из этих панелей, и указать требуемые значения всех параметров. После этого нужно с помощью кнопки Generate или Finish запустить процесс генерации ядра, который выполняется в автоматическом режиме. При этом на экран выводится панель индикации, в которой отображается текущий объем выполнения этого процесса, выраженный в процентном отношении. Вид этой панели индикации показан на рис. 18. Для принудительного прерывания процесса генерации ядра на этой панели предусмотрена кнопка Cancel.

Кроме того, информация об основных фазах выполнения процесса генерации ядра отображается во встроенном окне консольных сообщений. При успешном завершении этого процесса на экран выводится информационная панель, примерный вид которой представлен на рис. 19. В этой панели отображается содержимое readme-файла для сформированного ядра. Данному файлу автоматически присваивается имя в формате _readme.txt. В Readme-файле содержится краткая информация обо всех файлах, которые были созданы в процессе генерации ядра.

При нормальном окончании процесса генерации сведения о сформированном ядре добавляются в таблицу, расположенную на странице Generated IP встроенного окна выбора IP-ядер (рис. 4, см. «КиТ» № 12`2006). После этого во всплывающем меню IP и контекстно-зависимом меню появляются дополнительные команды, позволяющие выполнить генерацию различных вариантов созданного ядра, а также повторно активизировать процесс его формирования (регенерации). Кроме того, добавляются команды просмотра содержимого файла readme для сформированного ядра и сведений об используемых ресурсах ПЛИС. Аналогичные ссылки появляются также во встроенном окне информации о выбранном параметризированном модуле (рис. 5, см. «КиТ» № 12`2006).

Команда Recustomize (Under Original Settings) используется для генерации новой модификации сформированного ядра, которая имеет незначительные отличия от первоначального варианта. При активизации данной команды снова выводятся диалоговые панели «мастера» настройки, в которых отображаются значения параметров, заданные при формировании предыдущего варианта. Таким образом, не нужно повторно задавать значения всех параметров. Достаточно изменить значения требуемых параметров и запустить процесс генерации нового варианта ядра, который выполняется при тех же опциях проекта, что и при формировании первоначального варианта. Команда Recustomize (Under Current Settings) также позволяет создать новый вариант сформированного ядра, но уже при текущих опциях проекта, например, для другого типа кристалла ПЛИС, который выбирается для реализации данного ядра.

В ряде случаев возникает необходимость выполнения повторной генерации сформированного ядра. Такая потребность появляется, например, когда нужно дополнительно получить некоторые результирующие файлы, которые не были указаны при первоначальной генерации ядра. Для решения подобных задач предназначены команды Regenerate (Under Original Settings) и Regenerate (Under Current Settings). Команда Regenerate (Under Original Settings) активизирует процесс повторной генерации ядра при тех же опциях проекта, что и при первоначальном запуске этого процесса. Для того чтобы повторить процесс генерации ядра при текущих значениях параметров проекта, следует использовать команду Regenerate (Under Current Settings). В частности, данную команду целесообразно использовать для повторного формирования выбранного ядра при изменении целевого семейства и типа ПЛИС, на основе которой планируется его реализация.

Команда View Readme File позволяет в любой момент времени просмотреть содержимое readme-файла для сформированного ядра, строка с названием которого выделена в таблице, представленной на странице Generated IP встроенного окна выбора IP-ядер (рис. 4, см. «КиТ» № 12`2006). Содержимое этого файла отображается в форме информационной панели, вид которой показан на рис. 19.

Для получения сведений о ресурсах ПЛИС, используемых для реализации сформированного ядра, предназначена команда View Resource Utilization (Under Original Settings). При ее активизации на экран выводится информационная панель, вид которой демонстрирует рис. 20.

В верхней части этой панели указано название используемого параметризированного модуля. В следующей строке отображается условное обозначение ПЛИС, на базе которой предполагается реализация созданного ядра. Далее приводятся сведения о количестве различных ресурсов кристалла, которые будут задействованы при реализации сформированного ядра. В соответствующих строках содержится информация о числе используемых триггеров, расположенных в ячейках конфигурируемых логических блоков Configurable Logic Block (CLB), таблиц преобразования LookUp Table (LUT), секций CLB (Slices), блоков ввода/вывода Input/Output Block (IOB), модулей блочной памяти Block RAM, блоков аппаратных умножителей Multiplier Blocks и цифровых модулей управления синхронизацией Digital Clock Manager (DCM). Объем используемых ресурсов показан в информационной панели как в абсолютном, так и относительном (процентном) выражении. При этом следует учитывать, что приведенные цифры соответствуют варианту автономной реализации сформированного ядра. При включении этого ядра в состав проекта разрабатываемого устройства эти значения могут измениться.

Включение в состав проекта CORE Generator ядер, сформированных ранее в рамках других проектов

В состав проекта CORE Generator могут быть включены ядра из различных проектов, в том числе и ядра, созданные другими разработчиками. Для этой цели в составе всплывающего меню File предусмотрены две команды: Execute Command File и Recustomize IP. С помощью команды Execute Command File в состав текущего открытого проекта CORE Generator можно включить сформированные ранее ядра с теми же параметрами, которые были установлены при их генерации. Информация об этих параметрах записана в файле, имя которого совпадает с названием ядра и имеет расширение xco. В этом же файле содержатся сведения об опциях проекта, при которых выполнялась генерация соответствующего ядра. Данный файл может восприниматься генератором параметризированных модулей в качестве командного. При исполнении такого файла с расширением xco автоматически запускается процесс генерации ядра с теми значениями параметров и опций проекта, которые записаны в этом командном файле. После активизации команды Execute Command File на экран выводится стандартная диалоговая панель открытия файла, в которой установлен фильтр отображения только файлов с расширением xco. С помощью этой диалоговой панели нужно найти соответствующий каталог на диске, в котором содержится требуемое ядро, и открыть командный файл для его исполнения. После этого в составе текущего открытого проекта CORE Generator автоматически генерируется точная копия выбранного ядра.

Команда Recustomize IP позволяет при включении требуемого ядра в состав текущего проекта выполнить корректировку значений его параметров. При активизации этой команды автоматически стартует «мастер» настройки параметров ядра, в диалоговых панелях которого отображаются опции, которые были установлены при генерации оригинального ядра. В случае необходимости можно изменить значения отдельных параметров. После этого следует запустить процесс генерации импортируемого ядра.

Включение ядер, сформированных генератором параметризированных модулей CORE Generator в автономном режиме, в состав разрабатываемого проекта САПР серии Xilinx ISE

Чтобы использовать ядра, сформированные генератором параметризированных модулей CORE Generator в автономном режиме, в качестве компонентов разрабатываемого устройства, следует добавить их в состав проекта САПР серии Xilinx ISE (не путать с проектом CORE Generator, рассмотренным в предыдущих разделах). Для этого нужно, в зависимости от места размещения сгенерированных ранее ядер, воспользоваться командой Add Source или Add Copy of Source из всплывающего меню Project управляющей оболочки Навигатора проекта (Project Navigator) [2, 7]. Можно также использовать аналогичные команды из контекстно-зависимого всплывающего меню, которое открывается щелчком правой кнопки мыши в окне исходных модулей Навигатора проекта. При выполнении указанных команд на экране появляется стандартная диалоговая панель открытия файла, используя которую, нужно найти папку, содержащую сформированные ядра, и выбрать идентификатор файла с расширением xco для требуемого ядра. Если для размещения файлов ядер, создаваемых генератором параметризированных модулей, был выбран рабочий каталог проекта в САПР серии Xilinx ISE, то можно использовать команду Add Source. В том случае, когда файлы, относящиеся к сформированным ядрам, находятся вне рабочего каталога проекта САПР серии Xilinx, необходимо применять команду Add Copy of Source. В результате выполнения данной команды все файлы, созданные в процессе генерации требуемого ядра, будут скопированы в рабочий каталог проекта в САПР серии Xilinx ISE и включены в состав этого проекта.

Все ядра, созданные с помощью генератора параметризированных модулей, могут использоваться в качестве компонентов в составе схемотехнического или HDL-описания проектируемого устройства. Если модуль исходного описания верхнего уровня иерархии проекта выполняется в схемотехнической форме, то условный графический образ для сформированного ядра создается автоматически. Образцы VHDL-кода, предназначенного для декларации ядра и создания экземпляра этого компонента, содержатся в файле с именем .vho. Аналогичный файл для языка описания Verilog имеет расширение veo.

Применение генератора параметризированных модулей CORE Generator при разработке проектов в среде управляющей оболочки САПР серии Xilinx ISE

На практике в большинстве случаев удобнее всего создавать IP-ядра с помощью генератора параметризированных модулей CORE Generator непосредственно в рамках проекта разрабатываемого устройства, открытого (созданного) в САПР серии Xilinx ISE, с помощью управляющей оболочки Навигатора проекта (Project Navigator). Для этого нужно инициировать процедуру создания нового модуля исходного описания проекта, используя команду New Source из раздела Project основного меню Навигатора проекта или кнопку

на оперативной панели. После этого на экран выводится диалоговая панель выбора типа нового исходного модуля проекта, вид которой приведен на рис. 21.

В этой панели при определении типа создаваемого исходного модуля нужно установить режим генерации IP-ядра, для чего следует в предложенном списке диалоговой панели (рис. 21) выделить строку IP (Coregen & Architecture Wizard), щелкнув на ней левой кнопкой мыши. Затем нужно активизировать поле редактирования названия формируемого ядра (файла) File Name, поместив на него курсор и щелкнув левой кнопкой мыши. Ввод имени файла осуществляется с помощью клавиатуры. При этом следует придерживаться правил, которые были указаны выше при описании «мастера» настройки параметров генерируемого ядра. Расширение имени файла устанавливается автоматически в соответствии с выбранным типом исходного модуля. Место расположения создаваемого ядра на диске указывается в поле редактирования Location диалоговой панели (рис. 21). По умолчанию предлагается рабочий каталог текущего открытого проекта САПР серии Xilinx ISE. Для создаваемых ядер, предназначенных для применения в составе данного проекта, нужно использовать именно этот каталог. Особое внимание необходимо обратить на состояние индикатора автоматического включения ядра в состав проекта Add to project. Если флаг индикатора установлен (поле индикатора помечено маркером), то сформированное ядро будет автоматически включено в состав текущего проекта. По умолчанию флаг индикатора находится в установленном состоянии. Для перехода к следующему шагу создания модуля исходного описания проекта в форме IP-ядра следует нажать клавишу Далее (Next), которая находится в нижней части диалоговой панели (рис. 21). После этого на экран выводится диалоговая панель выбора типа IP-ядра, в которой в форме папок отображаются все категории (функциональные группы) ядер, формируемых генератором параметризированных модулей Core Generator. Вид этой панели показан на рис. 22.

В данной панели нужно открыть папку с названием той функциональной группы параметризированных модулей, к которой относится формируемое ядро. Для этого следует поместить курсор на пиктограмму в виде знака +, расположенную слева от изображения соответствующей папки, и щелкнуть левой кнопкой мыши. Затем аналогичным образом нужно открыть папку, соответствующую подгруппе, к которой относится требуемый модуль. В появившемся списке IP-ядер необходимо выделить строку, содержащую идентификатор параметризированного модуля, используемого для генерации ядра. Процедура выбора типа параметризированного модуля завершается нажатием кнопки Далее (Next), которая находится в нижней части диалоговой панели (рис. 22). В результате этого появляется информационная панель, в которой отображаются установленные значения основных параметров создаваемого модуля исходного описания проекта. Вид этой панели изображен на рис. 23.

Если необходимо изменить название или тип формируемого ядра, а также место его размещения на диске, то кнопка Назад (Back), расположенная в нижней части информационной панели, позволяет вернуться к предыдущей диалоговой панели. Для перехода к следующей фазе процесса формирования нового ядра следует нажать кнопку Готово (Finish) в нижней части информационной панели (рис. 23). После этого автоматически запускается «мастер» настройки параметров выбранного ядра, работа с которым была рассмотрена выше. В первой (или единственной) диалоговой панели «мастера» в поле редактирования Component Name автоматически отображается идентификатор, указанный в качестве названия формируемого ядра в поле File Name диалоговой панели выбора типа нового исходного модуля проекта в САПР серии Xilinx ISE (рис. 21). Дальнейшие фазы процесса генерации ядра выполняются так же, как и при автономном использовании средств CORE Generator. При успешном завершении этого процесса в окне исходных модулей Навигатора проекта САПР серии Xilinx ISE появляется строка с пиктограммой

и названием сформированного ядра (рис. 24).

Ядро, созданное в составе проекта САПР серии Xilinx ISE (как и ядра, добавленные из других проектов), может быть модифицировано и повторно сгенерировано непосредственно под управлением Навигатора проекта. Повторная генерация ядра может потребоваться, например, при смене типа кристалла, предназначенного для реализации проектируемого устройства. Для выполнения указанных операций следует, прежде всего, в окне исходных модулей Навигатора проекта выделить строку с названием ядра. После этого в окне процессов отображается строка, содержащая идентификатор Coregen, которая открывает доступ к инструментам генератора параметризированных ядер непосредственно из управляющей оболочки САПР серии Xilinx ISE. При переходе к развернутой форме представления данного раздела (используя пиктограмму в виде знака +, находящуюся в указанной строке), в окне процессов Навигатора проекта появляются строки активизации процедур реконфигурирования и повторной генерации ядра, а также просмотра HDL-описания его функциональной модели: Manage Cores, Regenerate Core, View HDL Functional Model (рис. 24). Чтобы изменить значения параметров сгенерированного ядра, нужно воспользоваться строкой Manage Cores, после активизации которой открывается окно генератора параметризированных модулей. Далее следует перейти к странице Generated IP встроенного окна выбора IP-ядер (рис. 4, см. «КиТ» № 12`2006), содержащей список всех ядер, сформированных в текущем проекте САПР серии Xilinx ISE. В этом списке нужно выделить строку с названием реконфигурируемого ядра, после чего воспользоваться командами Recustomize (Under Original Settings) или Recustomize (Under Current Settings), рассмотренными ранее. Самым быстрым способом изменения параметров ядра является двойной щелчок левой кнопкой мыши на строке, содержащей его название, в окне процессов Навигатора проекта. При этом сразу, без вывода на экран основного окна генератора параметризированных модулей, открывается диалоговая панель «мастера» настройки формируемого ядра, в которой отображаются значения параметров, установленные при его первоначальной генерации. После внесения всех необходимых изменений следует повторить процесс формирования выбранного ядра с новыми значениями параметров.

Для повторной генерации ядра (без изменения значений его параметров), строка с названием которого выделена в окне исходных модулей Навигатора проекта, достаточно поместить курсор в окне процессов на строку Regenerate Core и щелкнуть левой кнопкой мыши. В результате этих действий будет активизирован процесс формирования ядра, осуществляемый в фоновом режиме. Чтобы выполнить повторную генерацию всех созданных ранее ядер проекта в САПР серии Xilinx ISE, нужно вначале в окне исходных модулей Навигатора проекта выделить строку, содержащую название проекта или условное обозначение используемого типа ПЛИС (рис. 25). Затем в окне процессов следует перевести в развернутое состояние раздел (строку) Design Utilities, используя соответствующую пиктограмму в виде знака +. Запуск процесса повторной генерации всех ядер проекта осуществляется двойным щелчком левой кнопки мыши на строке Regenerate All Cores.

На этом завершается рассмотрение генератора параметризированных модулей CORE Generator. В ближайших публикациях будут более подробно представлены IP-ядра, для применения которых не требуется получение лицензии.

Источник